Université Sidi Mohamed Ben Abdellah
Ecole Nationale Des Sciences Appliquée
Pr. Hanaa MANSOURI

Année 2025/2026

ELECRONIQUE NUMERIQUE_ - TD N°3 – Circuits combinatoires

Exercice 1 : Encodeur

Dans le cas d'un encodeur prioritaire, si plusieurs lignes d'entrée sont actives simultanément, le résultat correspondant à une seule parmi celles-ci est affiché en sortie. Par exemple, si A7 et A8 sont dans l'état 1, l'encodeur prioritaire donne en sortie le code correspondant à « 8 ».

Noter :

Cas 1 : Encodeur simple (non prioritaire)

⚠ Règle : on n'autorise qu'une seule entrée = 1 à la fois (les cas 011, 101, 110, 111 sont interdits)

Table (seulement les cas autorisés) **:**

E2	E1	E0	B	A	Commentaire
0	0	1	0	0	encode E0 → code 0
0	1	0	0	1	encode E1 → code 1
1	0	0	1	0	encode E2 → code 2

Équations (valables seulement si une seule entrée vaut 1**) :**

A = E1 (simple)
B = E2 (simple)

Cas 2 : Encodeur prioritaire (E2 > E1 > E0) - table complète

⚠ Règle : on AUTORISE plusieurs entrées = 1 d'après l'exercice (la priorité décide la sortie, par exemple ici E2 prioritaire sur E1, E1 prioritaire sur E0)

Table complète (8 lignes possibles)

E2	E1	E0	B	A	Explication
0	0	1	0	0	seule E0 active → code 0
0	1	0	0	1	seule E1 active → code 1
0	1	1	0	1	E1 prioritaire sur E0 → code 1
1	0	0	1	0	seule E2 active → code 2
1	0	1	1	0	E2 prioritaire sur E0 → code 2
1	1	0	1	0	E2 prioritaire sur E1 → code 2
1	1	1	1	0	E2 prioritaire sur E1 et E0 → code 2

B = E2 (dès que E2 = 1, B = 1, on se fiche des autres)

$A = \overline{E2}\,E1$ (A ne vaut 1 que si E1 = 1 **et** E2 = 0, peu importe E0, donc il faut inverser E2 pour qu'il devienne 0)

Cas 3 : Encodeur prioritaire (table condensée avec X)

⚠ Ici on garde seulement les lignes utiles, en utilisant X = "on se fiche de cette valeur"**:**

Université Sidi Mohamed Ben Abdellah
Ecole Nationale Des Sciences Appliquée
Pr. Hanaa MANSOURI

Année 2025/2026

E2	E1	E0	B	A
0	0	0	0	0
0	0	1	0	0
0	1	X	0	1
1	X	X	1	0

➞ On a éliminé 4 lignes car la sortie est la même.
➞ Donc les équations : A = E1 et B = E2

a) En tenant compte des informations précédentes, compléter la table de vérité ci-contre correspondant à un encodeur de priorité décimal

- On a un encodeur prioritaire condensée 10 → 4 bits :
  - 10 Entrées Ai : A0, A1, …, A9 **(i est le numéro de l'entrée, il varie de 0 à 9)**
  - 4 Sorties : S3, S2, S1, S0 (**représentent *en binaire* le numéro i de l'entrée activée**)
  - Nombre de lignes = **nombre de cas valides** (1024 lignes possibles mais on garde seulement les lignes importantes 10)
- Chaque ligne correspond au cas où une seule Ai vaut 1, les autres valent 0 (une seule entrée est activée pour chaque combinaison). La sortie est le code binaire du numéro i de l'entrée activée.
- **« Si plusieurs lignes d'entrée sont actives simultanément, le résultat correspondant à une seule parmi celles-ci est affiché en sortie »** C.-à-d. que l'encodeur prioritaire choisit la plus grande entrée. Exemple : si A7 = 1 et A8 = 1 au même temps, La priorité est pour A8 (car 8 > 7). Donc la sortie = code binaire de 8 → 1000
- On utilise des x dans le cas de table prioritaire condensée: **X = 0 ou 1**, car on s'en fiche, une entrée plus prioritaire impose la sortie.

A9	A8	A7	A6	A5	A4	A3	A2	A1	A0	S3	S2	S1	S0
0	0	0	0	0	0	0	0	0	1	0	0	0	0
0	0	0	0	0	0	0	0	1	x	0	0	0	1
0	0	0	0	0	0	0	1	x	x	0	0	1	0
0	0	0	0	0	0	1	x	x	x	0	0	1	1
0	0	0	0	0	1	x	x	x	x	0	1	0	0
0	0	0	0	1	x	x	x	x	x	0	1	0	1
0	0	0	1	x	x	x	x	x	x	0	1	1	0
0	0	1	x	x	x	x	x	x	x	0	1	1	1
0	1	x	x	x	x	x	x	x	x	1	0	0	0
1	x	x	x	x	x	x	x	x	x	1	0	0	1

b) Donner les équations logiques exprimant les Si en fonction des variables d'entrée


- $S_3 = 1$ pour les entrées A_8, A_9 → $S_3 = A_8 + A_9$
- $S_2 = 1$ pour les entrées A_4 **à** $A7$ → $S_2 = A_4 + A_5 + A_6 + A_7$
- $S_1 = 1$ pour les entrées A_2, A_3, A_6, A_7 → $S_1 = A_2 + A_3 + A_6 + A_7$
- $S_0 = 1$ pour les entrées A_1, A_3, A_5, A_7, A_9 → $S_0 = A_1 + A_3 + A_5 + A_7 + A_9$

Université Sidi Mohamed Ben Abdellah
Ecole Nationale Des Sciences Appliquée
Pr. Hanaa MANSOURI

Année 2025/2026

Exercice 2 : Encodeur

Soit un dispositif combinatoire à 5 lignes d'entrée et 3 lignes de sortie



a) Dresser la table de vérité. Cette table ayant 32 lignes, on cherchera à condens er la représentation (6 lignes).

- On a un encodeur prioritaire condensée 5 → 3 bits :
  - 5 Entrées 4 entrées E0, E1, E2 et E3 et une entrée de validation du circuit **Ein**.
  - 4 Sorties : 2 sorties A et B et une sortie Eout un signal d'erreur
  - Nombre de lignes = **nombre de cas valides** (32 lignes possibles mais on garde seulement les lignes importantes 6).

- Si une seule entrée parmi E_0–E_3 est à 1 → sorties AB = code binaire du numéro.
- Si plusieurs entrées E_0–E_3 = 1 → on code le numéro le plus élevé. On utilise des x dans le cas de table prioritaire condensée: X = 0 ou 1, car on s'en fiche : une entrée plus prioritaire impose la sortie
- Si toutes les entrées E_0–E_3 = 0 → A = B = 0 **et** Eout = 1 (cas non valide).
- Si Ein = 0 → A = B = 0 et Eout = 0 (encodeur inactif).
- Si Ein = 1, on applique les règles ci-dessus (encodeur actif).

Ein	E3	E2	E1	E0	B (MSB)	A	Eout
0	X	X	X	X	0	0	0
1	0	0	0	0	0	0	1
1	0	0	0	1	0	0	0
1	0	0	1	X	0	1	0
1	0	1	X	X	1	0	0
1	1	X	X	X	1	1	0

Commentaire
Encodeur désactivé
Aucun Ei actif → code non valide
seule E0 prioritaire → i=0 → BA = 00
E1 prioritaire → 1 → BA = 01
E2 prioritaire → 2 → BA = 10
E3 prioritaire → 3 → BA = 11

b) Etablir les équations logiques simplifiées des sorties A, B et Eout.

$$A = E_{in}\,(E_1 + E_3)$$

$$B = E_{in}\,(E_2 + E_3)$$

$$Eout = Ein \cdot \overline{E3} \cdot \overline{E2} \cdot \overline{E1} \cdot \overline{E0}$$

Car Eout = 1 seulement si toutes les entrées Ei sont égales à 0. Dans toutes les autres lignes, il existe une entrée prioritaire, donc il suffit d'inverser les autres entrées pour garder Eout = 1

c) Démontrer que : $E_{out} = \overline{\bar{E}_{in} + E_0 + A + B}$

On part de l'intérieur de la barre

$$\bar{E_{in}} + E_0 + A + B$$

On remplace A et B :

$$\begin{aligned}\bar{E_{in}} + E_0 + A + B &= \bar{E_{in}} + E_0 + E_{in}(E_1 + E_3) + E_{in}(E_2 + E_3) \\ &= \bar{E_{in}} + E_0 + E_{in}E_1 + E_{in}E_3 + E_{in}E_2 + E_{in}E_3\end{aligned}$$

Idempotence : $E_{in}E_3 + E_{in}E_3 = E_{in}E_3$:

$$= \bar{E_{in}} + E_0 + E_{in}E_1 + E_{in}E_2 + E_{in}E_3$$

On factorise E_{in} dans les trois derniers termes :

$$= \bar{E_{in}} + E_0 + E_{in}(E_1 + E_2 + E_3)$$

Utiliser l'identité $X' + XY = X' + Y$

$$\begin{aligned}&= E_0 + \left[\bar{E_{in}} + (E_1 + E_2 + E_3)\right] \\ &= \bar{E_{in}} + E_0 + E_1 + E_2 + E_3 \\ &= \bar{E_{in}} + (E_0 + E_1 + E_2 + E_3)\end{aligned}$$

Donc :

$$= \overline{\bar{E_{in}} + (E_0 + E_1 + E_2 + E_3)}$$


Application de De Morgan :

$$= \overline{\bar{E_{in}}} \cdot \overline{E_0 + E_1 + E_2 + E_3} = E_{in}\,\overline{E_0 + E_1 + E_2 + E_3} = Ein \cdot \overline{E3} \cdot \overline{E2} \cdot \overline{E1} \cdot \overline{E0} = E_{out}$$

Donc on a bien montré :


$$\boxed{E_{out} = \overline{\bar{E_{in}} + E_0 + A + B}}$$

d) Proposer un schéma de réalisation de cet encodeur utilisant des portes NOR à 2 entrées et des portes OR à 2 entrées.



Exercice 3 : Décodeur DCB – Sept segments

On cherche à concevoir un décodeur pour piloter un afficheur 7 segments. La logique de décodage demande 4 entrées BCD et 7 sorties, soit une pour chaque segment de l'afficheur, comme l'illustre la figure suivante :



a) Dresser la table de vérité du décodeur BCD/ 7 segments. Les sorties seront considérées indéterminées (ϕ) pour les combinaisons d'entrée non valides

Entrées BCD :

- A : bit 8 (LSB)
- B : bit 4
- C : bit 2
- D : bit 1

Sorties : segments **a, b, c, d, e, f, g** (1 = segment allumé).


Pour les codes 10–15 (1010–1111) : sorties **indéterminées** (φ, don't care).

Chiffres 0 à 9

- 0 : a b c d e f ON, g OFF → 1111110
- 1 : b c → 0110000
- 2 : a b d e g → 1101101
- 3 : a b c d g → 1111001
- 4 : b c f g → 0110011
- 5 : a c d f g → 1011011
- 6 : a c d e f g → 1011111
- 7 : a b c → 1110000
- 8 : tous → 1111111
- 9 : a b c d f g → 1111011

Université Sidi Mohamed Ben Abdellah
Ecole Nationale Des Sciences Appliquée
Pr. Hanaa MANSOURI

Année 2025/2026




* Pour que 0 soit activé il faut que 1 soit par tous sauf g (activé tous sauf g)
* 4 entrée donc $2^4 = 16$ lignes et 7 sortie (a...g)

Nbr	A_3	A_2	A_1	A_0	a	b	c	d	e	f	g
0	0	0	0	0	1	1	1	1	1	1	0
1	0	0	0	1	0	1	1	0	0	0	0
2	0	0	1	0	1	1	0	1	1	0	1
3	0	0	1	1	1	1	1	1	0	0	1
4	0	1	0	0	0	1	1	0	0	1	1
5	0	1	0	1	1	0	1	1	0	1	1
6	0	1	1	0	1	0	1	1	1	1	1
7	0	1	1	1	1	1	1	0	0	0	0
8	1	0	0	0	1	1	1	1	1	1	1
9	1	0	0	1	1	1	1	0	0	1	1
10	1	0	1	0	X	X	X	X	X	X	X
11	1	0	1	1	X	X	X	X	X	X	X
12	1	1	0	0	X	X	X	X	X	X	X
13	1	1	0	1	X	X	X	X	X	X	X
14	1	1	1	0	X	X	X	X	X	X	X
15	1	1	1	1	X	X	X	X	X	X	X

je veux afficher les chiffre de 0 jusqu'à 9

* Simplification avec table de Karnaugh :

b) A l'aide du tableau de Karnaugh déterminer les expressions simplifiées des sorties



c) Représenter le schéma logique des sorties a, b et c (voir l'image précédente)

Exercice 4 : Transcodeur

On donne ci-dessous la table de transcodage suivante :

Entrées			Sorties		
A_3	A_2	A_1	B_3	B_2	B_1
0	0	0	0	1	1
0	0	1	0	0	1
0	1	0	1	1	0
0	1	1	1	1	1
1	0	0	0	0	1
1	0	1	0	0	1
1	1	0	0	1	0
1	1	1	1	0	0

a) Donner les équations simplifiées des sorties du transcodeur : Table de karnaugh

Pour B3

A_3 \ $A_2 A_1$	**00**	**01**	**11**	**10**
0	0	0	1	1
1	0	0	1	0

B3 = $A_1 A_2 + A_2 \overline{A_3}$

Pour B2

A_3 \ $A_2 A_1$	**00**	**01**	**11**	**10**
0	1	0	1	1
1	0	0	0	1

B2 = ?

Pour B1

A_3 \ $A_2 A_1$	**00**	**01**	**11**	**10**
0	1	1	1	0
1	1	1	0	0

B1 = ?

b) Réaliser la fonction de sortie B3 à l'aide des NAND à deux entées.

Exercice 5 : Multiplexeurs & Démultiplexeurs & Décodeur


1. Un multiplexeur (MPX) 4→1 est un circuit logique combinatoire à 4 entrées d'informations E0, E1, E2 et E3 deux entrées d'adresse A, B (B le bit le plus significatif MSB) et une sortie S.

   a) Donner la table de vérité de ce MPX et l'expression de la sortie S.

A	**B**	**S**
0	0	E0
0	1	E1
1	0	E2
1	1	E3

$$S = \bar{A}\bar{B}E_0 + \bar{A}BE_1 + A\bar{B}E_2 + ABE_3$$

b) Réaliser la fonction XNOR à l'aide de ce MPX.



2. Un décodeur 2→ 4 est un circuit logique combinatoire à deux entrées d'adresse B et A (B le MSB) et 4 sorties S0, S1 S2 et S3 dont une seule est active à la fois


a) Donner la table de vérité de ce décodeur et les expressions de ses sorties.


B	A	S3	S2	S1	S0
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0

S0 = $\bar{A}\,\bar{B}$ S1 = B $\bar{A}$

S2 = A $\bar{B}$ S3 = A B

b) Montrer que le MPX 4 → 1 peut être réalisé à l'aide d'un décodeur 2 → 4. En déduire le circuit de réalisation.





Le décodeur sert uniquement *à sélectionner laquelle des entrées du MUX doit passer*

3. La transmission parallèle d'une information codée sur 4 bits est assez couteuse (nécessite 4 lignes de transmission). Pour transmettre cette information, on utilise le mode de transmission série plus économique (une seule ligne de transmission). A la transmission on place un MPX 4 → 1 qui aiguille l'information codée sur 4 bits sur une seule sortie S. Cette sortie S est liée à l'entrée E d'un démultiplexeur (DMPX1→4) de sorties R0, R1, R2 et R3. Les entrées d'adresse B et A sont communes au MPX et DMPX


a) Donner le schéma bloc réalisant cette transmission.

Bloc 1 : **MPX 4→1**

- Entrées : E0, E1, E2, E3
- Adresses : B et A
- Sortie : S


Bloc 2 : **DMPX 1→4**

- Entrée : **E = S**
- Adresses : mêmes B et A
- Sorties : R0, R1, R2, R3




La sortie S du MPX est reliée à l'entrée E du démultiplexeur.

b) Déterminer les expressions de R0, R1, R2 et R3 en fonction de E0, E1, E2, E3, A et B.



c) Donner le schéma réalisant cette transmission (utiliser des portes NON, des portes AND à 3 entrées et 1 porte OR à 4 entrées).




Université Sidi Mohamed Ben Abdellah
Ecole Nationale Des Sciences Appliquée
Pr. Hanaa MANSOURI


Année 2025/2026

Exercice 6 : Multiplexeur

Soit le schéma ci-contre :



Donnez l'équation de S en fonction de A, B, C, D, et E.




Université Sidi Mohamed Ben Abdellah
Ecole Nationale Des Sciences Appliquée
Pr. Hanaa MANSOURI

Année 2025/2026

Exercice 7 : Comparateur

1. Donner le schéma logique d'un comparateur 1 bit pourvu d'une entrée de validation E autorisant la comparaison. Si E=0, toutes les sorties valent « O », sinon le fonctionnement est le suivant

- Si=1 si Ai> Bi,
- Ei=1 si Ai=Bi,
- Ii=1 si Ai<Bi.




a) Table de vérité d'un comparateur 1 bit et équations

E	A	B	S	E	I
0	0	0	0	0	0
0	0	1	0	0	0
0	1	0	0	0	0
0	1	1	0	0	0
1	0	0	0	1	0
1	0	1	0	0	1
1	1	0	1	0	0
1	1	1	0	1	0

S (supériorité)= E A $\bar{B}$,
E (égalité) = E ($\bar{A}$ $\bar{B}$+ AB),
I (infériorité) = E $\bar{A}$ B.

b) Schéma logique



2. Déduire le schéma d'un comparateur de deux nombres de 3 bits A=(a2a1a0)2 B=(b2b1b0)2 utilisant 3 comparateurs à 1 bits en cascade et des portes « OR » et « AND ». Quel inconvénient présente cette solution ? Comment remédier à cet inconvénient.

- Formules globales pour un comparateur **3 bits :**

A > B

A est supérieur à B si :

- $a_2 > b_2$, ou bien
- $a_2 = b_2$ et $a_1 > b_1$, ou bien
- $a_2 = b_2$ et $a_1 = b_1$ et $a_0 > b_0$.

Donc :

$$\boxed{S = S_2 \ + \ E_2S_1 \ + \ E_2E_1S_0}$$

A < B

A est inférieur à B si :

- $a_2 < b_2$, ou bien
- $a_2 = b_2$ et $a_1 < b_1$, ou bien
- $a_2 = b_2$ et $a_1 = b_1$ et $a_0 < b_0$.

Donc :


$$\boxed{I = I_2 \ + \ E_2I_1 \ + \ E_2E_1I_0}$$

A = B

A est égal à B si **tous les bits sont égaux** :

$$\boxed{E = E_2E_1E_0}$$


- **Réalisation matérielle (schéma logique 3 bits).** 3 comparateurs 1 bit en cascade, portes ET pour former les produits E2S1, E2E1S0, E2I1, E2E1I0, et portes OU pour sommer les termes de S et I, plus une porte ET 3 entrées pour E.



- **Inconvénient.** Le comparateur 3 bits est lent à cause de la propagation en cascade : Le comparateur 3 bits fabriqué avec 3 comparateurs 1 bit est lent, car la décision doit passer du bit fort au bit faible.
  Cela augmente le délai de propagation, peut créer des glitches, et n'est pas adapté aux hautes fréquences.
- **Solution.** Utiliser un comparateur intégré multi-bits (ex : 74LS85) : sa logique interne est optimisée, il possède des entrées de cascade rapides, il réduit fortement le délai de propagation, il évite les glitches, et il peut comparer plusieurs bits en une seule étape

Exercice 8 : Comparateur

On veut réaliser un circuit capable de comparer 2 nombres binaires de 4 bits notés A=(A3A2A1A0) et B=(B3B2B1B0) que l'on appelle communément « comparateur 4 bits ». Pour cela, on demande de.



a) Etablir une table de vérité puis réaliser le logigramme du comparateur de deux nombres à 1 bits Ai et Bi , schématisé ci-dessous

b) Etablir par un raisonnement S, E et I en fonction de Si , Ei et Ii puis réaliser un comparateur 2 bits en utilisant 2 comparateurs 1 bits, 3 portes ET à 2 entrées et 2 portes OU à 2 entrées

c) Refaire le travail pour réaliser un comparateur de deux nombres binaires de 4 bits A et B

Université Sidi Mohamed Ben Abdellah
Ecole Nationale Des Sciences Appliquée
Pr. Hanaa MANSOURI

Année 2025/2026

Exercice 9 : Additionneurs

On veut réaliser l'addition S de 2 nombres A et B codés en binaires naturel sur n bits tels que :

$$\begin{array}{lcccccc} A \longrightarrow & & A_n & A_{n-1} & \dots & A_1 \\ B \longrightarrow & + & B_n & Bn\text{-}1 & \dots & B_1 \\ S \longrightarrow & = & S_n & S_{n-1} & \dots & S_1 \end{array}$$

An Bn et Sn étant les bits de poids fort

1. Demi-additionneur : on appelle Si et Ci respectivement le résultat et la retenue de l'addition de 2 bits Ai et Bi indépendamment de la retenue Ci-1 de l'addition des 2 bits précédents. Etablir les tables de Karnaugh de Si et Ci. En déduire le diagramme logique de ces 2 fonctions en utilisant des fonctions élémentaires (OR, AND, XOR…)

Table de vérité

Ai	Bi	Si (somme)	Ci (retenue)
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

$$S_i = A_i \oplus B_i$$

$$C_i = A_i \cdot B_i$$

Diagramme logique (fonctions élémentaires)

Une porte **XOR** pour S_i (entrées A_i, B_i)

Une porte **AND** pour C_i (entrées A_i, B_i)

2. Additionneur complet à retenue propagée (ripple carry) : pour réaliser l'addition de A et B, on additionne en commençant par les bits de poids faible, Ai , Bi et Ci-1. Le résultat est Si et une retenue éventuelle Ci .

a) Faire les tables de Karnaugh de Si et Ci . En déduire le diagramme logique de ces fonctions. Précisez les circuits utilisés.

Table de vérité du full adder

A_i	B_i	C_{i-1}	S_i	C_i
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$$S_i = A_i \oplus B_i \oplus C_{i-1}$$


$$C_i = A_iB_i + A_iC_{i-1} + B_iC_{i-1}$$

Université Sidi Mohamed Ben Abdellah
Ecole Nationale Des Sciences Appliquée
Pr. Hanaa MANSOURI

Année 2025/2026

Diagramme logique


4°) Logigramme:



- Donc on utilise les portes logiques : **2 XOR, 3 AND, 1 OR**
- Autre façon : 2 demi-additionneurs + 1 OR sur les retenues

c) A partir du bloc élémentaire d'addition définit précédemment, définir le schéma réalisant l'addition de A et B (4 bits)

Schéma




Université Sidi Mohamed Ben Abdellah
Ecole Nationale Des Sciences Appliquée
Pr. Hanaa MANSOURI

Année 2025/2026

Exercice 10 : Additionneur-Soustracteur

Soit le montage suivant qui représente un additionneur- soustracteur de deux nombres à 4 bits.



- Donner le rôle de l'entrée SST.
- Donner le rôle du circuit C .
- Compléter le tableau suivant :

SST	A3A2A1A0	D3D2D1D0	B3B2B1B0	C4C3C2C1C0	FONCTIONNEMENT
0	1111	1001			
0	1111	1111			
1	0111	1001			
1	1101	0010			

Université Sidi Mohamed Ben Abdellah
Ecole Nationale Des Sciences Appliquée
Pr. Hanaa MANSOURI

Année 2025/2026

1) SST

L'entrée **SST** sert à choisir l'opération :

- **SST = 0 → Addition**
- **SST = 1 → Soustraction**

Pourquoi ?

Car SST contrôle la porte **XOR 7486** :

$$B_i' = B_i \oplus SST$$

Donc :

- Si **SST = 0**, $B_i' = B_i$ → on additionne
- Si **SST = 1**, $B_i' = \bar{B}_i$ → on effectue :

$$A + \bar{B} + 1 = A - B$$

2) Bloc C = Réseau de XOR servant à inverser B lorsque SST = 1

Le bloc **C** contient 4 XOR 7486 qui transforment les bits de B :

$$(B_3', B_2', B_1', B_0') = (B_3 \oplus SST,\ B_2 \oplus SST,\ B_1 \oplus SST,\ B_0 \oplus SST)$$

Il sert à :

- **laisser B intact** si SST = 0
- **inverser B** si SST = 1 (complément à 1)

3) Table

SST	A3 A2 A1 A0	D3 D2 D1 D0	B3 B2 B1 B0	S4 S3 S2 S1 S0	Fonctionnement
0	1111	1001	1001	11001	Addition
0	1111	1111	1111	11110	Addition
1	0111	1001	0110	01110	Soustraction
1	1101	0010	1101	11011	Soustraction